

Chương 5

MẠCH TUẦN TỰ


(Sequential Circuit)

- Mạch chốt
- Flip Flop
- Mạch đếm nối tiếp
- Mạch đếm song song

Đặc Điểm Chung:

- Hoạt động của mạch logic tuần tự có tính chất kế tiếp nhau, tức là trạng thái hoạt động của mạch không những phụ thuộc trực tiếp lối vào mà còn phụ thuộc vào trạng thái bên trong trước đó của chính nó.
- Cấu trúc chung của hệ tuần tự gồm có: ngõ vào, ngõ ra, xung nhịp ck (clock), chân Cl (Clear) và chân Pr (Preset)

Sơ đồ khối mạch tuần tự



Sơ đồ khối của mạch tuần tự.


MẠCH CHÓT

- Là mạch dao động đa hài lưỡng ổn
- Mạch có 2 ngõ ra đảo nhau
- Ngõ ra sẽ thay đổi theo sự thay đổi của ngõ vào.

MẠCH CHỐT

- Chốt cổng NOR

Bảng giá trị




SET	CLEAR	OUTPUT
0	0	Không đổi
0	1	$Q=0$
1	0	$Q=1$
1	1	Cấm

YÊU CẦU

- Viết biểu thức ngõ ra của Q , $\overline{Q}$
- Thay từng giá trị của SET, CLEAR chứng minh bằng giá trị trên.

MẠCH CHỐT

- Chốt cổng NAND




Bảng giá trị

SET	CLEAR	OUTPUT
0	0	Câm
0	1	Q=1
1	0	Q=0
1	1	Không đổi

Flip-Flop(FF)


- Flip-Flop là một mạch tuần tự lấy mẫu các ngõ vào và thay đổi các ngõ ra của chúng ở những thời điểm xác định bởi tín hiệu đồng hồ (xung clock).
- Người ta phân loại FF dựa vào tín hiệu điều khiển
 - FF điều khiển (tích cực) cạnh lên
 - FF điều khiển (tích cực) cạnh xuống.

Vd: Xung Clock (Clk) có biên độ 5V, $f = 1\text{KHz}$




DFF

Sơ đồ mạch:



(FF tích cực cạnh lên)



(FF tích cực cạnh xuống)


Bảng trạng thái

D_n	Q_{n+1}
0	0
1	1

□ Biểu diễn dạng tín hiệu ngõ ra theo tín hiệu vào và xung Clock của DFF. Giả sử ban đầu $Q_0=0$.


- FF tích cực cạnh xuống.
- FF tích cực cạnh lên.

FF tích cực cạnh xuống




TFF

Sơ đồ mạch:



(FF tích cực cạnh lên)




(FF tích cực cạnh xuống)

Bảng trạng thái


T_n	Q_{n+1}
0	Q_n
1	$\overline{Q_n}$

□ Biểu diễn dạng tín hiệu ngõ ra theo tín hiệu vào và xung Clock của TFF. Giả sử ban đầu $Q_0=1$. FF tích cực cạnh lên.




JK FF

Sơ đồ mạch:



(FF tích cực cạnh lên)




(FF tích cực cạnh xuống)

Bảng trạng thái

J_n	K_n	Q_{n+1}
0	0	Q_n
0	1	0
1	0	1
1	1	$\overline{Q_n}$


□ Biểu diễn dạng tín hiệu ngõ ra theo tín hiệu vào và xung Clock của JKFF. Giả sử ban đầu $Q_0=0$.

- FF tích cực cạnh xuống.
- FF tích cực cạnh lên.



RS FF

■ Sơ đồ mạch:



■ Bảng trạng thái:


S_n	R_n	Q_{n+1}
0	0	Q_n
0	1	0
1	0	1
1	1	CẤM

Bài tập


Cho các Flip Flop được kết nối theo các sơ đồ như hình vẽ. Giả sử thời điểm ban đầu các ngõ ra $Q=0$.

a. Vẽ dạng tín hiệu ngõ ra Q_0 , Q_1 của các Flip Flop, giải thích.


b. Nhận xét về tần số của xung Clock và các tín hiệu ngõ ra Q_0 , Q_1 .



Hình 1



Hình 2





Hình 3

Bài tập 2:

Yêu cầu tương tự bài tập 1, thay vì ngõ ra Q của Flip Flop thứ nhất được đưa vào xung CLK của FF thứ 2 thì bây giờ ngõ ra $\overline{Q}$ của Flip Flop thứ nhất được đưa vào xung CLK của FF thứ 2.

Ngoài ra các FF còn có các ngõ vào điều khiển là Preset(Pr) và Clear (Cl).



(FF có Pr và Cl tích cực mức cao) (FF có Pr và Cl tích cực mức thấp)

❑ **Preset (Pr) : ngõ lập**

○ Pr ở mức cao:

✓ $Pr = 1$: tích cực $\Rightarrow$ ngõ ra $Q = 1$.

✓ $Pr = 0$: không tích cực

○ Pr ở mức thấp:

✓ $Pr = 0$: tích cực $\Rightarrow$ ngõ ra $Q = 1$.

✓ $Pr = 1$: không tích cực

- **Clear (Cl) :ngõ xóa**

- Cl ở mức cao:

- ✓ $Cl = 1$: tích cực $\Rightarrow$ ngõ ra $Q = 0$.

- ✓ $Cl = 0$: không tích cực

- Cl ở mức thấp:

- ✓ $Cl = 0$: tích cực $\Rightarrow$ ngõ ra $Q = 0$.


- ✓ $Cl = 1$: không tích cực

Lưu ý khi giải bài toán FF:

- Bước 1: xét Pr, Cl :
 - Pr tích cực : $Q = 1$
 - Cl tích cực : $Q = 0$
 - Pr và Cl tích cực : ngõ ra Q không xác định được
 - Pr và Cl không tích cực : chuyển sang bước 2.
- Bước 2: xét xung CK
 - Xung CK tích cực : ngõ ra phụ thuộc vào bảng giá trị của từng loại FF.
 - Xung CK không tích cực : ngõ ra không đổi trạng thái.


VÍ DỤ 1: Cho JKFF như hình vẽ

- a) $PR=0$, $CL=1$, $Q=?$
- b) $PR=1$, $CL=0$, $Q=?$
- c) $PR=0$, $CL=0$, $Q=?$
- d) $PR=1$, $CL=1$, xung CK
kích cạnh lên, $J=1$, $K=0$, $Q=?$
- e) $PR=1$, $CL=1$, xung CK
kích cạnh xuống, $J=0$, $K=0$, $Q=?$



VÍ DỤ 2 : Cho JKFF như hình vẽ

- a) $PR=0$, $CL=1$, $Q=?$
- b) $PR=1$, $CL=0$, $Q=?$
- c) $PR=1$, $CL=1$, $Q=?$
- d) $PR=0$, $CL=0$, xung CK
kích cạnh lên, $J=1$, $K=1$, $Q=?$
- e) $PR=0$, $CL=0$, xung CK
kích cạnh xuống, $J=0$, $K=1$, $Q=?$



BỘ ĐẾM (COUNTER)

- **Modulo(MOD):** đó là số trạng thái khác nhau trong một chu kỳ đếm
- **Phân loại :**
 - **Mạch đếm nối tiếp (không đồng bộ):**
 - **Mạch đếm song song (đồng bộ):**


Mạch đếm nối tiếp

❑ Đếm MOD chẵn 2^n


Phương pháp thiết kế :

- MOD 2^n sẽ dùng n JK FF
- Đếm nối tiếp thì xung CK của FF sau được lấy từ ngõ ra Q của FF trước
- Các ngõ J&K nối chung và $J=K=1$. Số đếm được lấy từ các ngõ ra Q của các JKFF (dạng BCD).

Ví dụ 1: Thiết kế mạch đếm nối tiếp, đếm lên có MOD=4 dùng JKFF tích cực cạnh xuống. Giả sử ban đầu các ngõ ra bằng 0.



Tín hiệu ra được biểu diễn như sau





Ví dụ 2: Thiết kế mạch đếm nối tiếp, đếm xuống có $MOD=16$ dùng JKFF tích cực cạnh lên. Giả sử ban đầu các ngõ ra bằng 0.

Ví dụ 3: Thiết kế mạch đếm nối tiếp, đếm lên có $MOD=4$ dùng JKFF tích cực cạnh lên. Giả sử ban đầu các ngõ ra bằng 0.

Mạch đếm nối tiếp

❑ Đếm MOD bất kỳ $2^{n-1} < \text{MOD} < 2^n$

Ví dụ1: Thiết kế mạch đếm lên dùng JKFF tích cực cạnh xuống, có Pr và Cl tích cực mức cao, đếm chuỗi số sau: 0,1,2,3,4,5,0,1,2,.. và cứ thế lặp lại.


- Mạch đếm có $\text{MOD}=6$ tức là MOD lẻ. Do $2^2 < 6 < 2^3$ nên ta dùng 3 JK FF, kết hợp thêm cổng AND, NAND.

➤ Mạch đếm từ 0-5, vậy trạng thái thứ 6 ta phải đưa về 0, sử dụng chức năng của ngõ vào Clear.

➤ Q_2 , Q_1 , Q_0 là 3 ngõ ra của 3 JK FF tương ứng với mã BCD cần đếm.

Q_2 Q_1 Q_0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

Q nào bằng 1 thì đưa
vào cổng AND




Bài tập

- Thiết kế mạch đếm từ 0-4, 9-0, 7-0, 0-6, 00-99, 00-45, 000-999, 000-123.
- Thiết kế mạch đồng hồ số 00:00:00-23:59:59.

Bài 3:

Cho mạch đếm sau, giả sử trạng thái ban đầu của bộ đếm là 111 thì sau xung ck thứ 13 thì giá trị ngõ ra của bộ đếm $Q_2Q_1Q_0 = ?$, mạch đếm có $\text{mod} = ?$



Bài tập

Thiết kế mạch đếm lên không đồng bộ dùng JK Flip Flop, xung ck kích cạnh lên, tín hiệu Preset và clear tích cực mức cao, thực hiện đếm từ 0000 đến 1010, giả sử giá trị ban đầu của bộ đếm là 0000

a. Bộ đếm có MOD mấy? cần dùng bao nhiêu Flip Flop?


b. Vẽ giản đồ xung mô tả mạch đếm

c. Vẽ sơ đồ mạch đếm.


d. Ngõ ra của bộ đếm ở chu kỳ xung thứ 25 là gì?

Bài 2:


Cho mạch đếm sau, giả sử trạng thái ban đầu của bộ đếm là 111 thì sau xung ck thứ 13 thì giá trị ngõ ra của bộ đếm $Q_2Q_1Q_0 = ?$, mạch đếm có $\text{mod} = ?$



Sơ đồ mạch đếm nối tiếp mod = 7



Bài tập về mạch đếm nối tiếp



Hoạt động nhóm

Yêu cầu :

- Tìm hiểu mạch đếm song song
- Thiết kế, giải thích mạch đếm 0,2,4,6,0.2,4...

Thời gian :

- Tự suy nghĩ :5 phút
- Trao đổi nhóm :10 phút




Mạch đếm song song (đồng bộ):

- Mạch đếm song song hay còn gọi là mạch đếm đồng bộ
- Các FF được ghép với nhau theo nguyên tắc: các chân ck của các FF được nối chung với nhau và nối với xung nhịp ck
- Tại các thời điểm kích của xung ck các FF thay đổi trạng thái đồng bộ

❖ Nguyên tắc thiết kế:

- Chân CK của tất cả các FF được kết nối với nhau và nối với xung nhịp Ck
- Nếu bộ đếm có $MOD = N$, số flip flop cần dùng để thực hiện bộ đếm là n , thì N phải thỏa mãn bất đẳng thức $2^{n-1} < N < 2^n$
- Trạng thái mỗi FF sau khi có xung nhịp ck tác động phụ thuộc vào trạng thái ngay trước đó của các FF. Mặt khác, sự chuyển trạng thái của các FF lại được quyết định bởi tín hiệu điều khiển nối tới các ngõ vào của FF.


❖ Ví dụ: Thiết kế bộ đếm đồng bộ MOD=4, trạng thái của bộ đếm được mô tả bằng grap trạng thái sau



Giải:

- Số FF cần dùng là 3 vì $N=4 < 2^3$
- Chọn FF sử dụng là : JK flip flop
- Bảng kích thích của FF JK:

J _n	K _n	Q _{n+1}
0	0	Q _n
0	1	0
1	0	1
1	1	$\overline{Q_n}$



Q _n	Q _{n+1}	J _n	K _n
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

Bảng trạng thái:

Xung	Q ₂ Q ₁ Q ₀ (hiện tại)	Q ₂ Q ₁ Q ₀ (kế tiếp)	J ₀ K ₀	J ₁ K ₁	J ₂ K ₂
1	0 0 0	0 1 0	0 X	1 X	0 X
2	0 0 1	0 0 0	X 1	0 X	0 X
3	0 1 0	1 0 0	0 X	X 1	1 X
4	0 1 1	0 0 0	X 1	X 1	0 X
5	1 0 0	1 1 0	0 X	1 X	X 0
6	1 0 1	0 0 0	X 1	0 X	X 1
7	1 1 0	0 0 0	0 X	X 1	X 1
8	1 1 1	0 0 0	X 1	X 1	X 1

Q _n	Q _{n+1}	J _n	K _n
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

Viết biểu thức của J_n , K_n

$$J_0 = 0$$

$$K_0 = 1$$


$$J_1 = \sum m(0,4) + d(2,3,6,7) = \overline{Q_0}$$

$$K_1 = 1$$

$$J_2 = \sum m(2) + d(4,5,6,7) = Q_1 \cdot \overline{Q_0}$$

$$K_2 = \sum m(5,6,7) + d(0,1,2,3) = Q_0 + Q_1$$

Sơ đồ mạch:



Bài tập về mạch đếm song song



- Bài 1: Thiết kế mạch có chuỗi số đếm như sau: 1, 3, 5, 7, 9, 1, 3... Nếu số ban đầu không nằm trong chuỗi số đếm thì số tiếp theo bằng 0. yêu cầu: vẽ giản đồ trạng thái, dùng DFF
- Bài 2: Thiết kế mạch đếm, đếm xuống MOD=6 theo phương pháp song song.
yêu cầu: vẽ giản đồ trạng thái, dùng TFF